Fachartikel aus MECHATRONIK 9/2000, S. 28 bis 31

ASIC-Designflow für feingranulare FPGAs

Schnelle und komplexe FPGAs etablieren sich als Bausteine für Low-Risk-Designs, deren Funktionen sich besonders schnell verifizieren lassen. Allerdings sind spezielle FPGA-Designwerkzeuge nur eingeschränkt verfügbar. Eine Lösung ist die Verwendung von ASIC-Designmethoden.